電源電路設計的10個注意事項 | |||||
電源適配器電路設計時一般需要注意以下事項: 1.網(wǎng)絡連通性,在原理圖設計完成后需要對網(wǎng)絡連通性做細致檢查,防止因為書寫問題導致的網(wǎng)絡未連通情況,比如說PWR_IN與PWR-IN,可能在原理圖中不明顯,但卻是不同的網(wǎng)絡。2.芯片電源適配器退耦問題,在放置電源適配器退耦電容時,應注意退耦電容的擺放位置,在數(shù)字電路設計中,退耦電容應盡可能靠近IC放置,電源適配器應先經(jīng)過電容后到達IC,以使退耦電容發(fā)揮最大的效果。在多層設計中,應盡可能使電容和IC在同一面,避免電容經(jīng)過孔連接到IC。 3.數(shù)字電路與模擬電路盡可能分開,數(shù)字電路在工作時,陡峭的電平變化會產(chǎn)生很大的電流,在電源適配器內(nèi)阻比較大的情況下造成電源適配器電平的波動,嚴重情況下會引起邏輯電平識別錯誤,尤其是對模擬電路的干擾影響不能忽略,所以盡可能把兩部分分開處理。 4.電源適配器回路問題,電源適配器與地連接的回路盡可能平行走線,避免繞大圈引起天線效應,有助于提高系統(tǒng)的EMC水平。 5.元器件擺放問題,元件擺放最好以一定的間距,設定好默認柵格,可以使電路板設計更加整齊,合適的間距也有利于電路板的焊接和調(diào)試維修。 6.電源適配器濾波電容的選擇,在工頻下,可以盡可能選擇容量較大的電解電容器,而在DCDC電路中,根據(jù)電源適配器工作頻率,1M頻率下可以選擇0.1-10uF貼片電容,頻率越高,選擇電容容值越小,大的電容由于等效電感的存在,在造成效率低下的情況,甚至產(chǎn)生振蕩,加劇電源適配器的紋波。 7.在允許情況下,外部接口盡可能增加TVS作保護,以免其他原因?qū)е碌拇箅娏鞲唠妷捍?,損壞核心電路。 8.在樣機調(diào)試階段,盡可能增加LED指示,盡可能增加測試點,對不于使用的GPIO口,也盡可能通過測試點引出,特別是對于BGA封裝等難以通過飛線引出的網(wǎng)絡,同時引出網(wǎng)絡盡可能增加電阻或排阻進行隔離,可以有效避免因為網(wǎng)絡錯誤導致的電路無法工作而又重新打樣來不及的情況。 9.各個功能模塊的電源適配器最好通過0R電阻進行分開,在攝像機電源適配器調(diào)試過程中發(fā)生大電流可以有效地進行排查。同時可以監(jiān)測各個功能模塊的工作電流情況,及時定位功能模塊工作的正常或異常。 10.電路設計最好分層次設計,各模塊之間采用接口連接,方便各個功能模塊的調(diào)試。
文章轉(zhuǎn)載自網(wǎng)絡,如有侵權(quán),請聯(lián)系刪除。 | |||||
| 發(fā)布時間:2018.10.27 來源:電源適配器廠家 |
上一個:電源適配器DC-DC開關(guān)變換器 | 下一個:電源PCB設計中的常見錯誤 |
東莞市玖琪實業(yè)有限公司專業(yè)生產(chǎn):電源適配器、充電器、LED驅(qū)動電源、車載充電器、開關(guān)電源等....